

PT

DIGITAL SOUND PROCESSOR

SPX500

SERVICE MANUAL



■ CONTENTS (目次)

SPECIFICATIONS (総合仕様)	2
PANEL LAYOUT (パネルレイアウト)	3
CIRCUIT BOARD LAYOUT (ユニットレイアウト)	4
BLOCK DIAGRAM (ブロックダイアグラム)	6
DIMENSIONS (寸法図)	6
LSI DATA TABLE (LSI端子機能表)	7
IC BLOCK DIAGRAM (ICブロック図)	10
CIRCUIT BOARDS (シート基板図)	12
DISASSEMBLY PROCEDURE (分解手順)	16
TEST PROGRAM (テストプログラム)	19
CHECKS (検査)	22
ADJUSTMENTS (調整)	24
ERROR MESSAGES (エラーメッセージ)	24
MIDI DATA FORMAT (MIDI データフォーマット)	25
MIDI IMPLEMENTATION CHART	27
PARTS LIST	

006865

YAMAHA CORP.

HAMAMATSU, JAPAN

2.64K-313

Printed in Japan '88.6.

IMPORTANT NOTICE

This manual has been provided for the use of authorized Yamaha Retailers and their service personnel. It has been assumed that basic service procedures inherent to the industry, and more specifically Yamaha Products, are already known and understood by the users, and have therefore not been restated.

WARNING: Failure to follow appropriate service and safety procedures when servicing this product may result in personal injury, destruction of expensive components and failure of the product to perform as specified. For these reasons, we advise all Yamaha product owners that all service required should be performed by an authorized Yamaha Retailer or the appointed service representative.

IMPORTANT: The presentation or sale of this manual to any individual or firm does not constitute authorization, certification, recognition of any applicable technical capabilities, or establish a principle-agent relationship of any form.

The data provided is believed to be accurate and applicable to the unit(s) indicated on the cover. The research, engineering, and service departments of Yamaha are continually striving to improve Yamaha products. Modifications are, therefore, inevitable and changes in specification are subject to change without notice or obligation to retrofit. Should any discrepancy appear to exist, please contact the distributor's Service Division.

WARNING: Static discharges can destroy expensive components. Discharge any static electricity your body may have accumulated by grounding yourself to the ground buss in the unit (heavy gauge black wires connect to this buss).

IMPORTANT: Turn the unit OFF during disassembly and parts replacement. Recheck all work before you apply power to the unit.

This product uses a lithium battery for memory back-up.

WARNING: Lithium batteries are dangerous because they can be exploded by improper handling. Observe the following precautions when handling or replacing lithium batteries.

- Leave lithium battery replacement to qualified service personnel.
- Always replace with batteries of the same type.
- When installing on the PC board, solder using the connection terminals provided on the battery cells. Never solder directly to the cells. Perform the soldering as quickly as possible.
- Never reverse the battery polarities when installing.
- Do not short the batteries.
- Do not attempt to recharge these batteries.
- Do not disassemble the batteries.
- Never heat batteries or throw them into fire.

ADVARSEL!

Lithiumbatteri. Eksplosionsfare.

Udskiftning må kun foretages af en sagkyndig, og som beskrevet i servicemanualen.

SPECIFICATIONS

ELECTRICAL CHARACTERISTICS

Frequency Response	20 Hz--12 kHz
Dynamic Range	Delay: More than 80 dB Others: More than 74 dB
THD	Less than 0.1% @DELAY, 1kHz, max.

INPUT

Number of Channels	Unbalanced x 1 (phone jack)
Nominal level	- 20 dBm
Impedance	More than 500 k-ohms

A/D, D/A CONVERSION

Number of Channels	1
Sampling Frequency	31.25kHz
Quantization	16 bits

OUTPUT

Number of Channels	Unbalanced x 2 (phone jack)
Nominal level	- 20dBm
Impedance	1 k-ohm

MEMORY

Preset (ROM)	1 - 50
User Memory (RAM)	51 - 100

MIDI CONTROL

Program Number
Note ON/OFF

FRONT PANNEL

Keys	(↑), (↓), MEMORY, PARAMETER, STORE, RECALL, COMPARE, INSERT, UTILITY, REV/DLY Group, MOD.OTHERS, DIST.Group, TRIGGER, BYPASS
Display	16 char, x 2 lines, LCD 2-digit 7-segment LED
Input Level Monitor	7-segment LED
Knob	Input Level Volume
Jack	TUNER OUT, INPUT

REAR PANEL

Jack(Mono)	INPUT, INSERT IN/OUT, OUTPUT L/R, FOOT SW(MEMORY/TRIGGER, BYPASS)
MIDI Terminals	IN, THRU

GENERAL

Dimensions(WxHxD)	480 x 45.2 x 285 mm
Weight	3.6 kg
Power Consumption	20 W

総合仕様

アナログ部

周波数特性	20Hz~12kHz
ダイナミックレンジ	
ディレイモード時	80dB
その他	74dB
高調波歪率(ディレイ時)	0.1%以下(@ 1kHz)

INPUT

チャンネル数	1
方式	アンバランス入力
規定入力レベル	-20dB
入力インピーダンス	500kΩ以上
コネクタ	ホーンジャック

OUTPUT

チャンネル数	2
方式	アンバランス出力
規定出力レベル	-20dB
出力インピーダンス	1kΩ
コネクタ	ホーンジャック

デジタル部

AD/DAコンバータ	16ビット
サンプリング周波数	31.25kHz
メモリー	
プリセットプログラム	50種(No. 1~50)
ユーザープログラム	50種(No. 51~100)

フロントパネル

スイッチ	POWER ON/OFF
ツマミ	INPUTレベルコントロール
ディスプレイ	
入力レベル	7 素子LED(-30~0)
メモリーNo.	7 セグメント 2 桁LED
プログラム名、パラメーター、	
メッセージ	16文字 2 段LCD

キー

UP(Δ)キー
DOWN(▽)キー
MEMORY
PARAMETER
STORE
RECALL
COMPARE
INSERT
UTILITY
REV/DLY Group
MOD.OTHERS
DIST.Group
TRIGGER
BYPASS
TUNER OUT
INPUT

ジャック

リアパネル コネクター


OUTPUT L/R
MIDI IN/THRU
FOOT SW
(MEMORY/TRIGGER, BYPASS)
INSERT IN/OUT
INPUT

電源	AC100V 50/60Hz
消費電力	13W
寸法(W×H×D)	480mm×45.2mm×285mm
重量	3.6kg

● 0 dB = 0.775Vr.m.s.

■ PANEL LAYOUT (パネルレイアウト)


● Front Panel (フロントパネル)



- ① POWER Switch
- ② INPUT LEVEL Control
- ③ INPUT LEVEL Meter
- ④ LED MEMORY Number Display
- ⑤ LCD (Liquid Crystal Display)
- ⑥ Increment/Decrement Buttons
- ⑦ MEMORY Button
- ⑧ PARAMETER Button
- ⑨ STORE Button
- ⑩ RECALL Button
- ⑪ COMPARE Button
- ⑫ INSERT Button
- ⑬ UTILITY Button
- ⑭ Direct Recall Buttons (REV/DLY Group, MOD & OTHERS, DIST Group)
- ⑮ TRIGGER Button
- ⑯ BYPASS Button
- ⑰ TUNER OUT Jack
- ⑱ INPUT Jack

- ① POWERスイッチ
- ② INPUTレベルコントロール
- ③ INPUTレベルメーター
- ④ メモリーNo.ディスプレイ
- ⑤ LCD
- ⑥ アップ/ダウンキー
- ⑦ MEMORYキー
- ⑧ PARAMETER選択キー
- ⑨ STOREキー
- ⑩ RECALL
- ⑪ COMPAREキー
- ⑫ INSERTキー
- ⑬ UTILITYキー
- ⑭ ダイレクトリコールキー (REV/DLY Groupキー, MOD.OTHERSキー, DIST. Groupキー)
- ⑮ TRIGGERキー
- ⑯ BYPASSキー
- ⑰ TUNER OUT端子
- ⑱ INPUT端子

● Rear Panel (リアパネル)




- ① MIDI THRU Connector
- ② MIDI IN Connector
- ③ BYPASS FOOT SW Jack
- ④ MEM./TRG. FOOT SW Jack
- ⑤ R & L OUTPUT Jacks
- ⑥ INSERT IN and OUT Jacks
- ⑦ INPUT Jack


- ① MIDI THRU 端子
- ② MIDI IN 端子
- ③ BYPASS用フットスイッチジャック
- ④ MEMORY及びTRIGGER用フットスイッチジャック
- ⑤ OUTPUT 端子
- ⑥ INSERT 端子
- ⑦ INPUT 端子

■CIRCUIT BOARD LAYOUT (ユニットレイアウト)


※ Japanese Model



U.S.&Canadian Models.




North European & German Models.




SPX50D

■ BLOCK DIAGRAM (ブロックダイアグラム)



■ DIMENSIONS (寸法図)



Unit : mm (inch)

LSI DATA TABLE (LSI 端子機能表)

● YM3901 (XC282001) ADA

PIN NO.	NAME	I/O	FUNCTION	PIN NO.	NAME	I/O	FUNCTION
1	MCLK	I	System clock	33	DA1	O	Outputs Parallel data 1 to DAC
2	SYIN	I	Input of system synch. signal	34	DA2	O	Outputs Parallel data 2 to DAC
3	SYO	O	Output of system synch. signal	35	DA3	O	Outputs Parallel data 3 to DAC
4	REST	I	System reset signal, except Ran. gen.	36	DA4	O	Outputs Parallel data 4 to DAC
5	DRST	I	Reset signal for Random generator	37	DA5	O	Outputs Parallel data 5 to DAC
6	MDO	I	Selecting system mode	38	DA6	O	Outputs Parallel data 6 to DAC
7	MD1	I		39	DA7	O	Outputs Parallel data 7 to DAC
8	MD3	I		40	DA8	O	Outputs Parallel data 8 to DAC
9	DICO	I	Mode selection for Diser	41	GND	I	Ground (Earth) Terminal
10	GND	I	Ground (Earth) Terminal	42	DA9	O	Outputs Parallel data 9 to DAC
11	DIC1	I	Mode selection for Diser	43	DA10	O	Outputs Parallel data 10 to DAC
12	DN	I	Selection of ser. data format (DSP/Normal)	44	DA11	O	Outputs Parallel data 11 to DAC
13	TD	I	For test, external synch. control	45	DA12	O	Outputs Parallel data 12 to DAC
14	TNC	I	Selection of ser. Input data mode at MODE 0 or 3 (Time sharing/NOT)	46	DA13	O	Outputs Parallel data 13 to DAC
15	DLY0	I	Selection of Phase lag value for DIN 1, 2	47	DA14	O	Outputs Parallel data 14 to DAC
16	DLY1	I		48	DA15	O	Outputs Parallel data 15 (MSB) to DAC
17	DIN1	I	Inputs serial data for DAC	49	CPIN	I	Inputs the output signal of comparator, at successive approximation
18	DIN2	I		50	ADCK	O	Inner successive comparing register CLOCK
19	DOUT	O	Outputs serial data after AD converting	51	SH1	O	Sample/hold signal 1, Outputs SW sel. signal at MODE 1.
20	DDO1	O	Outputs serial data of phase delay for DIN 1, 2	52	SH2	O	Sample/hold signal 2 (Mode 2 : Switch sel. signal) (Mode 4 : De-glitch signal 3)
21	DDO2	O		53	ASW1	O	Outputs switch select signal
22	DAOVC/PRIN	I	Over flow control terminal for DA. GND : OFF, 5V : ON or PRCN : 5V; Initialization of random number	54	ASW2	O	
23	PRCN	I	For test, at 5V initialization of random number	55	REG2	O	For test, enable signal of resister2
24	TM1	O	Outputs timing signal	56	MPX1	O	For test, select data out
25	D32	O	More delayed 32 bit in DIN 2 are output	57	REG1	O	For test, enable signal of register out
26	VDD	I	+ 5V DC voltage	58	VDD	I	+ 5V DC voltage
27	OVFL	O	Outputs over flow signal after AD converting (Active L)	59	MPX3	O	For test, select signal out
28	PRDL	O	Outputs the timing of input for output serial ran. data from PRDO	60	DEGL11	O	De-glitch signal 11
29	PRDO	O	Outputs ser. random data (Two comp. data) for YM3015, 3020	61	DEGL12	O	De-glitch signal 12
30	DEG1	O	Outputs De-glitch signal	62	REG3	O	For test, enable signal for register 3
31	DEG2	O		63	ADCX	O	For test, outputs control signal of clock for successive approximation
32	DAO	O	Outputs Parallel data 0 (LSB) to DAC	64	ADST	O	For test, outputs start signal for successive approximation

● YM3807 (IT380700) Modulation Data Generator

Pin No.	Name	I/O	Function	Pin No.	Name	I/O	Function
1	NC			24	VSS		Power supply ground
2	MDSIO	I	Inputs data to add to the waveform data inside MOD	23	CDO	O	CD interface serial data output
3	MDSI1	I		22	CDI	I	CD interface serial data input
4	MDSO0	O	Outputs MOD internal waveform data with the same data format as MDSIO.	21	NC		
5	MDSO1	O		20	XCLK	I	CD interface transmission clock input
6	MOD0	O	Outputs waveform data for all channels inside MOD.	19	XMD	I	Selects 1/16 mode (asynchronous) or 1/1 mode (synchronous) for the CD interface
7	MOD1	O		18	CRS	I	CD counter reset
8	MOD2	O		17	CLK	I	3.2MHz
9	MOD3	O		16	IC	I	Initial clear
10	MOD4	O		15	SYNCW	I	Sync signal input. One 64th of the master clock.
11	MOD5	O		14	MOD7	O	Outputs waveform data for all channels inside MOD.
12	VDD		Power supply +5V	13	MOD6	O	

● HD6303Y (XE386A00) CPU

PIN NO.	NAME	I/O	FUNCTION	PIN NO.	NAME	I/O	FUNCTION
1	Vss	I	Ground	33	Vcc	O	DC Supply
2	XTAL	I	Clock	34	V15	O	
3	EXTAL	I		35	A14	O	
4	MP0	I	Mode program	36	A13	O	
5	MP1	I		37	A12	O	
6	RES	I	Reset	38	A11	O	Address bus
7	STBY	I	Stand-by mode signal	39	A10	O	
8	NMi	I	Non-maskable interrupt	40	A9	O	
9	P20	I/O	Port 2	41	A8	O	
10	P21	I/O		42	Vss	O	Ground
11	P22	I/O		43	A7	O	
12	P23	I/O		44	A6	O	
13	P24	I/O		45	A5	O	Address bus
14	P25	I/O		46	A4	O	
15	P26	I/O		47	A3	O	
16	P27	I/O	Port 5	48	A2	O	
17	P50	I/O		49	A1	O	
18	P51	I/O		50	A0	O	
19	P52	I/O		51	D7	I/O	
20	P53	I/O		52	D6	I/O	
21	P54	I/O		53	D5	I/O	Data bus
22	P55	I/O		54	D4	I/O	
23	P56	I/O	Port 6	55	D3	I/O	
24	P57	I/O		56	D2	I/O	
25	P60	I/O		57	D1	I/O	
26	P61	I/O		58	D0	I/O	
27	P62	I/O		59	BA	O	Bus available
28	P63	I/O		60	LIR	O	Load instruction resistor
29	P64	I/O		61	R/W	O	Read/Write control
30	P65	I/O		62	WR	O	Write
31	P66	I/O		63	RD	O	Read
32	P67	I/O		64	E	O	Enable

● HD63B50P (IG147300) Asynchronous Communications Interface Adapter

PIN NO.	NAME	I/O	FUNCTION	PIN NO.	NAME	I/O	FUNCTION
1	Vss	I	DC supply 0V	13	R/W	I	Read/Write
2	Rx Data	I	Receive data	14	E	I	Enable
3	Rx CLK	I	Receive clock	15	D7	I/O	Data bus
4	Tx CLS	O	Transmit clock	16	D6	I/O	
5	RTS	I/O	Request to send	17	D5	I/O	
6	Tx Data	O	Transmit data	18	D4	I/O	
7	IRQ	I	Interrupt request	19	D3	I/O	
8	CS0	I	Chip select	20	D2	I/O	
9	CS2	I		21	D1	I/O	
10	CS1	I		22	D0	I/O	
11	RS	I	Resist select	23	DCD	I	Data carrier detect
12	Vcc	I	DC supply (+5.0V)	24	CTS	I	Clear to send

● PCM54HP (XA566001) Digital to Analog Converter

Pin No.	Name	I/O	Function	Pin No.	Name	I/O	Function
1	Vpot		Not used	15	DA4		Bit 13
2	DA16		Bit 1 (MSB)	16	DA3		Bit 14
3	DA15		Bit 2	17	DA2		Bit 15
4	NC		Not used	18	DA1		Bit 16 (LSB)
5	DA14		Bit 3	19	VOU		Voltage Output
6	DA13		Bit 4	20	FBR		Not used
7	DA12		Bit 5	21	S/V		Summing Junction
8	DA11		Bit 6	22	COM		Common
9	DA10		Bit 7	23	IOUT		Current Output
10	DA9		Bit 8	24	NC		Not Used
11	DA8		Bit 9	25	OFF-S		Not Used
12	DA7		Bit 10	26	+Vcc		+15V
13	DA6		Bit 11	27	ADJ		Not used
14	DA5		Bit 12	28	-Vcc		-15V


● YM3804 (IT380400) Digital Signal Processor

Pin No.	Name	I/O	Function	Pin No.	Name	I/O	Function
1	MDAT15	I.O	Data bus	64	VSS		Ground
2	MDAT14	I.O		63	MDAT16	I.O	Data bus
3	MDAT13	I.O		62	MDAT17	I.O	
4	MDAT12	I.O		61	MDAT18	I.O	
5	MDAT11	I.O		60	MDAT19	I.O	
6	MDAT10	I.O		59	MDAT20	I.O	
7	MDAT9	I.O		58	MDAT21	I.O	
8	MDAT8	I.O		57	MDAT22	I.O	
9	MDAT7	I.O		56	MDAT23	I.O	MOD data input terminal
10	MDAT6	I.O		55	MOD0	I	
11	MDAT5	I.O		54	MOD1	I	
12	MDAT4	I.O		53	MOD2	I	
13	MDAT3	I.O		52	MOD3	I	
14	MDAT2	I.O		51	MOD4	I	
15	MDAT1	I.O		50	MOD5	I	
16	MDAT0	I.O		49	MOD6	I	
17	SI1	I	Serial data input terminal	48	MOD7	I	Initial clear
18	SI1	I		47	$\overline{IC}$	I	
19	SO1	O	Serial data output terminal	46	$\overline{CE}$	I	Chip enable
20	SO0	O		45	CLK	I	Master clock input terminal
21	XMD	I	Select internal ACIA synchronization mode	44	SYNCW	I	Input for generating SYNC signals internally
22	XCLK	I	Time-out output terminal	43	TSTI	I	Terminal for internal test. To enter test mode, connect to GND. When in use, VDD.
23	$\overline{TO}$	O	Time-out output terminal	42	TSTR	I	
24	$\overline{CRS}$	I	CD counter reset	41	MADR0	O	Address bus
25	CDO	O	CD data output terminal	40	MADR1	O	
26	CDI	I	CD data input terminal	39	MADR2	O	
27	TM1	O	Unconditionally outputs the 15th bit of the Address Shift Register	38	MADR3	O	
28	$\overline{REF}$	O	Three-state. Memory which needs refreshing.	37	MADR4	O	
29	$\overline{OE}$	O	Three-state. Connect to memory OE.	36	MADR5	O	
30	$\overline{WE}$	O	Three-state. Memory read/write signal.	35	MADR6	O	
31	$\overline{CAS}$	O	Three-state. DRAM control signal	34	MADR7	O	Power supply 5V
32	RAS	O		33	VDD		

IC BLOCK DIAGRAM (ICブロック図)


● SN74HC02N (IR000250)

Quad 2 Input NOR




● SN74HCU04N (IG142250)

Hex Inverter




● SN74HC14N (IR001450)

Hex Inverter




● SN74HC32N (IR003250)

Quad 2 Input OR



● SN74HC74N (IR007450)


Dual D-Type Flip-Flop



INPUTS				OUTPUTS	
PR	CLR	CLK	D	Q	Q̄
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H	H
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q _o	Q̄ _o


● SN74HC139N (IR013950)

Dual 2 to 4 Demultiplexer




● SN74HC174N (IR017450)

Hex D-Type Flip-Flop




● SN74HC245N (IR024550)

Octal 3-State Bus Transceiver




● SN74LS266P (XA379001)


Quad 2 Input O.C. Ex-NOR




- **TC4053BP** (IG055100)
Triple 2-Ch.
Multiplexer/Demultiplexer



- **M5238P** (XA013001)
- **NJM4558DV** (IG001390)
Dual Operational Amplifier



- **IR9311** (IG134900)
Comparator



■ DISASSEMBLY PROCEDURE (分解手順)

1. Removal of Top cover

- Remove the 7 screws ① (3×8 bind head screw).
(Refer to Fig. 1)
- Lift the Top cover while opening the bottom edges of the both sides of it slightly.

1. トップカバーの取外し方

- ネジ① (3×8 バインド小ネジ) 7本を外します。 (Fig.1 参照)
- トップカバーの両サイドの下端を少し開くようにしてトップカバーを持ち上げ取外します。




Fig. 1

2. Removal of AD Circuit board

- Remove the Top cover. (Refer to 1.)
- Remove the 4 screws ② (3×8 bind head screw).
(Refer to Fig. 2)
- After the 3 screws ③ (3×8 bind head screw) have been removed, the AD circuit board can be raised.
(Refer to Fig. 3)

2. ADシートの取外し方

- トップカバーを取外します。(1項参照)
- ネジ② (3×8 バインド小ネジ) 4本を外します。 (Fig.2 参照)
- ネジ③ (3×8 バインド小ネジ) 3本を外します。 (Fig.3 参照)
- ADシート上の全コネクタを外しADシートを取出します。




Fig. 2




Fig. 3

3. Removal of PW circuit board (Refer to Fig. 3)

- Remove the Top cover. (Refer to 1.)
- Remove the 2 screws ① (3×8 bind head screw), and remove the shield plate.
Remove the 2 screws ② (4×6 bind head screw).
- Disconnect all connectors on the PW circuit board, and take the Power transformer out of the unit.
- Remove the 4 screws ③ (3×8 bind head screw) and take the PW circuit board out of the unit.

4. Removal of FP circuit boards

- Remove the Top cover. (Refer to 1)
- Remove the 4 screws ④ (3×8 bind head screw).
- Remove the 5 screws ⑤ (3×8 bind head screw), which located on the bottom side of the unit, and take the Front panel out of the unit.

(Refer to Fig. 4)

4-1 Removal of FP1/4 circuit board

- Disconnect 2 connectors on the AD circuit board, and take the FP1/4 circuit board out of the unit.

4-2 Removal of FP2/4 circuit board

- Remove the 2 hexagonal nuts ⑥ (φ9) which located on the right side of the sub chassis.

(Refer to Fig. 5)

- Disconnect a connector on the AD circuit board, and take the FP2/4 circuit board out of the unit.

3. PWシートの取外し方 (Fig.3参照)

- トップカバーを取外します。(1項参照)
- ネジ① (3×8 バインド小ネジ) 2本を外しシールド板を取除きます。
- ネジ② (4×6 バインド小ネジ) 2本を外します。
- PWシート上のコネクタを外し、電源トランスを取外します。
- ネジ③ (3×8 バインド小ネジ) 4本を外しPWシートを取出します。

4. FPシートの取外し方

- トップカバーを取外します。(1項参照)
- ネジ④ (3×8 バインド小ネジ) 4本を外します。(Fig.3 参照)
- 本体底部の前縁にあるネジ⑤ (3×8 バインド小ネジ) 5本を外しフロントパネルを取外します。(Fig.4 参照)

4-1 FP1/4シートの取外し方

- ADシート上のコネクタ2個を外しFP1/4シートを取出します。

4-2 FP2/4シートの取外し方

- サブシャーシ右端にある六角ナット⑥ (φ2個を外します。(Fig.5 参照)
- ADシート上のコネクタを外しFP2/4シートを取出します。

4-3 Removal of FP3/4 circuit board.

- Remove the 2 screws **K** (3×8 bind head screw).
(Refer to Fig. 5)
- Disconnect 2 connectors on the AD circuit board, and take the FP3/4 circuit board out of the unit.

4-4 Removal of the FP4/4 circuit board.

- Pull the knob out from a shaft of the variable resistor.
- Remove a hexagonal nut **L** (φ7)
- Disconnect a connector on the AD circuit board, and take the FP4/4 circuit board out of the unit.

4-3 FP3/4シートの取外し方

- ネジ**K** (3×8 バインド小ネジ) 2本を外します。
- ADシート上のコネクタを外し FP3/4シートを取出します。 (Fig. 5 参照)

4-4 FP4/4シートの取外し方

- INPUT LEVEL のつまみを外します。
- 六角ナット**L** (φ7) を外します。
(Fig. 5 参照)
- ADシート上のコネクタを外し FP4/4シートを取出します。




Fig. 4




Fig. 5

5. Removal of the LCD circuit board.

- Remove the Top cover and Front panel.
(Refer to 1., 4.)
- Remove the 2 screws **M** (2.6×5 pan head screw).
(Refer to Fig. 5)
- Disconnect the connectors on the AD circuit board, and take the LCD circuit board out of the unit.

5. LCDシートの取外し方

- トップカバー及び、フロントパネルを取外します。 (1、4項参照)
- ネジ**M** (2.6×5 ナベ小ネジ) 2本を外します。
(Fig. 5 参照)
- ADシート上のコネクタを外し LCDシートを取出します。

■TEST PROGRAM

●Test Program Entry

- (1) While pressing the "BYPASS" and "MEMORY" switches, turn the POWER switch on.

The Test Program will be activated.
The message will appear in the LCD as shown below,

TEST ACIA

and the 7-segments LED will indicate "0".
The ROM, RAM, DEQ and DSP checks are performed automatically.

- (2) On normal operation, when the power switch is turned on, the ROM and RAM checks will be performed automatically. And the DEQ, DSP check will be performed too.

- (3) The test-number will be indicated in the 7-segments LED.

Select a test-number with following operation.

First, press the "MEMORY" switch.

Pressing the "↑" switch will increase the test-number and pressing the "↓" switch will decrease it.

Press the "RECALL" switch to initiate the test.

- (4) When the test 6 is activated after completion of the tests 1 through 5, normal operation will be restored. When the test 100 is activated, normal operation will be restored regardless of the completion of the tests.

1. TEST1 : LCD Check

- (1) Select the test-number "1", and press the "RECALL" switch to initiate the test.
- (2) The entire LCD is turned "ON and OFF" five times.
- (3) Verify proper lighting of all dots in the LCD.

2. TEST2 : LED Check

- (1) Select the test-number "2", and press the "RECALL" switch to initiate the test.
- (2) The 7-segments LED will indicate figures of "0" to "99" in sequence.

■テストプログラム

●A. テストプログラムの起動方法

- (1) **BYPASS** キーと **MEMORY** キーを押しながら、パワースイッチを ON する。

※テスト・プログラムが起動した場合、下記のように表示される。

DIAGNOSTICS V*.*
TEST ACIA ■■

7セグメント LED には **0** が表示される。

- (2) ROM, S-RAM のチェック・サム、リード・ライト・テスト及び DEQ, DSP の制御回路のチェックは、テストプログラム起動時、またはメイン・プログラム上(通常動作時)にてパワー・スイッチ ON 時に自動的に行なわれる。

B. テスト・プログラムNo.の選択方法

MEMORY キーを押し、**△** 及び **▽** キーにて、所定のテストNoを選択した後、**RECALL** キーを押す。

※テストNoは、7セグメント LED に表示される。

C. テスト・プログラムから通常動作への復帰

- (1) テスト 6 を選択し、**RECALL** キーを押す。但し、この場合、テスト・プログラム 1～5 を、すべて行った場合のみ、通常動作へ復帰できる。
- (2) テスト 100 を選択して、**RECALL** キーを押した場合には、テスト 1～5 を、実行したか、否かに係わらず通常動作に復帰できる。

1. TEST1 LCD 表示器の動作チェック

- (1) テスト 1 を選択し、**RECALL** キーを押す。
- (2) LCD の全表示ドットの点滅を、5 回繰り返す。
- (3) LCD 表示器の動作を目視により確認する。

2. TEST2 LED 点灯チェック

- (1) テスト 2 を選択し、**RECALL** キーを押す。
- (2) 7セグメント LED を **0**, **11**, **22**, ~**99** の順番で表示後、キー・スイッチ内 LED を、**MEMORY**, **PARAMETER**, **COMPARE**, **INSERT**, **UTILITY**, **TRIGGER** の順で表示する。その後、7セグメント LED の全セグメント、及び、キースイッチ内のすべての LED を約 3 秒間点灯する。

- (3) The switch LED indicators will light one after another in order of "MEMORY", "COMPARE", "INSERT", "UTILITY", "TRIGGER".
- (4) All of the LED indicators and segments will simultaneously light ON about three seconds.
- (5) Verify proper lighting of all LED indicators and segments.

3. TEST3 : Switch Check

- (1) Connect foot switches to the BYPASS and MEM./TRG. jacks.
- (2) Select the test-number "3", and press the "RECALL" switch to initiate the test.
- (3) The switch number "00" will appear in the LCD as shown below.

TEST SWITCH 00

Press the switch of which the number is indicated on the LCD.

Pressing the correct switch can advance the program.

The order is as shown below;

(00) MEMORY	(07) MOD.
(01) PARAMETER	(09) UTILITY
(02) STORE	(10) DIST.
(03) RECALL	(11) TRIGGER
(04) COMPARE	(12) BYPASS
(05) REV./DLY	(F1) FOOT SW BYPASS
(06) INSERT	(F2) FOOT SW MEM./TRG.

- (4) When these tests have been completed successfully, an "OK" message will appear on the LCD.
- (5) If an incorrect switch is pressed, an error message "NG" will appear on the LCD. Press the "RECALL" switch to return the routine to the procedure (2). And press the switches again in correct order.

4. TEST4 : AD OFFSET Adjustment

- (1) Connect a power amplifier and a monitor speaker to the L or R OUTPUT connector in order to obtain sound check.
- (2) Select the test-number "4", and press the "RECALL" switch to initiate the test.

TEST OFFSET

- (3) LED が、すべて点灯するか、否かを目視により確認する。

3. TEST3 スイッチの動作チェック

- (1) BYPASS MEM./TRG. ジャックにフットスイッチを接続しておく。
- (2) テスト 3 を選択し、**RECALL** キーを押す。
- (3) LCD に次の表示が出て、最初は ■ ■ 部に 00 が点滅している。

DIAGNOSTICS V*.*
TEST SWITCH ■ ■

- (4) この状態で、**△** キーを押すと、■ ■ 部には 01 が点滅する。
- (5) 次に、**△** キーを押すと、■ ■ 部には、02 が点滅する。
- (6) 以下、**MEMORY** , **PARAMETER** , **STORE** , **RECALL** , **COMPARE** , **REV/DLY** , **INSERT** , **MOD.** , **UTILITY** , **DIST.** , **TRIGGER** , **BYPASS** キーの順番に押す。
次に、BYPASS, MEM./TRG. の順番にフットスイッチを押す。
- (7) すべてのキーを、順番通り押した場合、■ ■ 部に OK の表示が出る。正しい順番でキーが押されなかった場合、その時点で、■ ■ 部に NG が表示される。この場合、**RECALL** キーを押して、(2)より順に再チェックすること。

4. TEST4 A/D オフセット

A/D 変換部でのオフセットを最小に調整する。

- (1) OUTPUT L 又は R 端子より、パワー・アンプに入力し、スピーカーにて音が聴ける様にセットする。
- (2) テスト 4 を選択し、**RECALL** キーを押す。

OUTPUT 端子の出力信号を、約 0.5 秒おきに、位相反転させることにより、オフセット電圧があった場合、スピーカーよりクリック雑音として確認できる。

DIAGNOSTICS V*.*
TEST OFFSET ■ ■

If an OFFset voltage is present, the click noise can be heard from the monitor speaker.

- (3) Adjust VR102 on the AD circuit board to minimize the click noise level.

5. TEST5 : User's memory setting

- (1) Select the test-number "5", and press the "RECALL" switch to initiate the test. The message will appear on the LCD as shown below ;

PRESET USER PRG.

- (2) Press the STORE switch. The data in Memory locations 1 through 50 will be duplicated to Memory locations 51 through 100.
- (3) If you won't to perform this function, press the "MEMORY" switch, and press the "↑" or "↓" switch to select other routine.

6. TEST 10-17 : DRAM CHECK

- (1) Select the test-number "10" through "17", and press the "RECALL" switch to initiate the test. The LCD will indicate a message as shown below.

TEST DRAM ■ ■ ■

test-no. (テスト No.)	DRAM IC-no.				message at the "■■■■" section (■■■■ 表示部)
	MSB			LSB	
10	IC202	IC201	IC206	IC205	THR
11	IC201	IC206	IC205	IC204	04B
12	IC206	IC205	IC204	IC203	08B
13	IC205	IC204	IC203	0000	12B
14	IC204	IC203	0000	0000	16B
15	IC203	0000	0000	0000	20B
16	1000	0000	0000	0000	- MX
17	0111	1111	1111	1111	+ MX

- (3) スピーカーからのクリック雑音を聴きながら、AD シート内の調整用半固定ボリューム VR102 を回してクリック雑音が最小になる様に調整する。

5. TEST5 ユーザーズ・メモリーのセッティング

- (1) テスト 5 を選択し、**RECALL** キーを押す。

DIAGNOSTICS V * . *
PRESTET USER PRG. 3

- (2) STORE スイッチを押すと、メモリー No.51~100 までのメモリーに、No.1~50 までのメモリー内容がコピーされる。
- (3) コピーする必要のない時は、他のテストを選択する。

6. TEST 10~17 DRAM チェック

- (1) テスト 10~17 を選択し、**RECALL** キーを押す。
- (2) チェックされる DRAM を下表に示す。

DIAGNOSTICS V * . *
TEST DRAM ■ ■ ■

■ CHECKS

1. PREPARATIONS

1-1 Preparatory Settings

- Unless otherwise specified, the volume on the front panel and switches on the rear panel are to be set as follows:
INPUT VOL.....MAX
SW 101, 102 "T"
- Each load of the OUTPUT L and R connector is to be serially connected to a load resistor (10kohms)
- After inspection, set switches SW101 and 102 to "N".

1-2 Measuring Instruments

- For the distortion measurement, a low-pass filter with cut-off frequency of 80 kHz and -6dB/OCT must be used.
- For the noise level measurement, a low-pass filter with the cut-off frequency of 12.7kHz and -6dB/OCT must be used.
- The output impedance of the AF signal generator must be less than 600 ohms.
- The input impedance of the measuring instruments must be over 1 Mohms.

2. INSPECTIONS

2-1 Gain

When a input signal of -16.0dBm at 1 kHz is applied to the INPUT connector, output signals of $-6.0 \pm 1\text{dBm}$ will be obtained at the OUTPUT L and R connectors.

2-2 Frequency Characteristics

When an input signal of -30dBm is applied from the INPUT connector, the frequency characteristics of the OUTPUT L and R connectors are within the range listed in the table below. The reference frequency used is 1kHz.

20Hz ~ 11kHz	$0 \pm \frac{1}{2} \text{ dB}$
12kHz	$0 \pm \frac{2}{3} \text{ dB}$

■ 検査

1-1 準備

- ボリューム及びスイッチは特に指定のない限り下記の状態とする。

INPUT VOL.	MAX
SW101, 102	"T" (TEST)

- OUTPUT 端子の負荷

OUTPUT L, R とも PHONE JACK 端子 10k Ω

- 尚、テスト終了後、SW101, 102 は "N" 側にする。

1-2 測定器

- (1) 歪率測定時は 80KHz -6dB/OCT のフィルターを使用のこと。
- (2) ノイズレベル測定時は 12.7KHz -6dB/OCT のフィルターを使用のこと。
- (3) 発振器の出力インピーダンスは 600 Ω 以下のこと。
- (4) 測定器の入力インピーダンス 1M Ω 以上のこと。

2-1 利得

INPUT 端子より $-16.0\text{dBm}/1\text{kHz}$ の入力信号を印加した時、OUTPUT L 及び R 端子に次のような $-6.0 \pm 1.0\text{dBm}$ の出力信号が得られること。

2-2 周波数特性

INPUT 端子より -30dBm の入力信号を印加した時、L, R の各 OUTPUT 端子での周波数特性は、1kHz を基準として下表の範囲内のこと。

20Hz ~ 11kHz	$0 \pm \frac{1}{2} \text{ dB}$
12kHz	$0 \pm \frac{2}{3} \text{ dB}$

2-3 歪率

2-2 の状態での歪率は 0.08 % 以下のこと。

2-4 最大出力

1-1の状態 INPUT 端子に 1 kHz の入力信号を印加した時、L, R の各 OUTPUT 端子に -6.0dBm の出力信号が歪率 0.1 % 以下で得られること。

2-3 Distortion Factor

When an input signal of -30dBm is applied from the INPUT connector, the distortion factor should be less than 0.08% .

2-4 Maximum Output

When a 1kHz input signal is applied to the INPUT connector according to the conditions of section 1-1, the maximum level of the output signal at the L and R OUTPUT connectors should be -6.0dBm with a distortion factor of less than 0.1% .

2-5 Meter Sensitivity

When 1kHz input signals are applied to the INPUT connector according to the conditions of section 1-1, and adjust the input level to obtain a signal of $-13 \pm 3\text{dBm}$ at the OUTPUT connector L, the "0" level of the level meter is illuminated. At this point, all level except "0" are illuminated.

When the input is opened, all level LED are turned out.

2-6 Muting Circuit

After the POWER switch is turned ON, muting is effective for three or four seconds, and no output signals are generated. After this time delay output signals can be obtained at each OUTPUT connector.

2-7 Noise Level

With the same conditions as stated in 1-1, the noise levels of the L and R OUTPUT connectors are less than -86dBm .

2-5 メーター感度

1-1 の状態で、INPUT 端子に 1kHz の入力信号を印加してLのOUTPUT端子に $-13 \pm 3\text{dBm}$ の出力信号が得られるように入力信号のレベルを調整した時、レベルメーターの"0" が点灯すること。

この時、"0" 以下の LED は全て点灯していること。
又、無信号時には、全てのLEDが消灯すること。

2-6 ミューティング回路

パワースイッチを ON した後、2～4秒間はミューティングがかかり、出力信号が出ず、その後出力信号が各出力端子に得られること。

2-7 ノイズレベル

1-1 の状態で、OUTPUT L, R のノイズレベルは -86dBm 以下のこと。

■ADJUSTMENTS

1. PREPARATIONS

- Turn the INPUT LEVEL to maximum.
- Leave the slide switches SW101 and SW102 on the AD circuit board set to the TEST position.
- The load of the L and R OUTPUT connectors are to each be serially connected to a load resistor (10k ohms).
- After the adjustments have been performed, turn the switches to the NORMAL position.

2. ADJUSTMENTS

2-1

Apply an input signal of -15.5dBm at 1kHz to the INPUT connector and adjust VR101 so that the output signal is clipping slightly at the L and R OUTPUT connectors.

Adjust VR102 so that the clipping signal is vertically symmetrical.

Afterwards, adjust VR101 until the distortion waveforms of the L and R OUTPUT connectors for minimum distortion. And adjust VR103 so that the output signals of the L and R OUTPUT connectors become $-5.5 \pm 0.5\text{dBm}$.

2-2

When the INPUT is opened, the noise levels of the L and R OUTPUT connectors should be less than -86dBm .

If noise levels are not within rated levels, adjust VR102 so that the noise levels are within rated values.

■ERROR MESSAGES

E0	ROM sum check error.
E1	RAM (CPU's) read/write error.
E2	RAM (IC211) read/write error.

■調整

1. 準備

- INPUT LEVEL ボリュームを、最大にセットする。
- SW101, SW102 を、“T” 側にセットする。
- L, R の OUTPUT 端子に、10kオームの負荷をセットする。
- 調整終了後は、SW101, SW102 を、“N” 側に戻しておくこと。

2. 調整

2-1-1

INPUT 端子より $-15.5\text{dBm}/1\text{kHz}$ の入力を印加し、OUTPUT L, R 端子の出力が少し歪み始めるように VR101 を調整した後、信号が上下対称に歪み始めるように VR102 を調整する。

2-1-2

この後、OUTPUT L, R 端子において、歪み波形が出る直前の位置に VR101 を調整する。

そして、次に、OUTPUT L, R 端子の出力が、 $-5.5 \pm 0.5\text{dBm}$ となるように VR103 を調整する。

2-2


1 項の状態で、INPUT に信号を印加しない時、OUTPUT 端子でのノイズレベルは、 -86dBm 以下であること。この規格に入らない場合は、VR102 を最小限動かして、ノイズレベルが規定値内に入るように調整する。

■エラーメッセージ

E0	ROM チェックサムエラー
E1	RAM (CPU内部) リードライトエラー
E2	RAM (IC211) リードライトエラー

MIDI DATA FORMAT

1. Reception Conditions



2. Reception Data

2-1. Channel Information

1) Channel Voice Message

① NOTE ON

Can be received on the MIDI Channel set in the currently active bank.

In the case of effect 28 (ADR-Noise Gate) and effect 30 (Reverb & Gate), if the MIDI TRG parameter is ON a NOTE ON message received will trigger the effect.

If effect 31 (PitchA) is selected, the received NOTE ON data is used to set the pitch shift of the effect. NOTE ON data will be ignored, however, if the BASE KEY parameter is set to OFF.

STATUS 1001nnnn(9nH) n=0(channel no.1)-15(channel no.16)

NOTE NO. 0kkkkkkk k=0(C-2)-127 (G8)

VELOCITY 0vvvvvv v=0-127

② NOTE OFF

Although this message causes no direct action in the SPX50D, it is essential to signal the end of a NOTE ON message. The conditions for NOTE OFF message reception are the same as for NOTE ON reception, as described above.

STATUS 1000nnnn(8nH) n=0(channel no.1)-15(channel no.16)

NOTE NO. 0kkkkkkk k=0(C-2)-127 (G8)

VELOCITY 0vvvvvv v=0-127

③ PROGRAM CHANGE

Can be received on the MIDI channel set in the currently active bank.


The effect assigned to the received program number in the program assignment table will be selected.

STATUS 1100nnnn(CnH) n=0(channel no.1)-15(channel no.16)

PROGRAM NO. 0ppppppp p=0-127

■MIDI データフォーマット

1. 受信条件



2. 受信データ

2-1. チャンネルインフォメーション

1) チャンネルボイスメッセージ

①ノートオン

現在選択されているバンクの MI DI チャンネル
で受信可能です。

現在選択されているバンクの MIDI チャンネルで受信可能です。

“28. ADR-Noise Gate” または “30. Reverb & Gate” のプログラムになっている場合は、MIDI TRG. のパラメータが ON になっていればトリガーとして受信します。また、“31. Pitch A” のプログラムになっている場合は、音程差をコントロールするためのメッセージとして受信します。ただし、BASE KEY のパラメータが OFF になっていると受信しません。

ステータス 1001nnnn (9nH) n=0 (チャンネルナンバー1) ~15(チャンネルナンバー16)

ノ一卜 No. 0kkkkkkk k=0 (C-2) ~
127 (G8)

ベロシティ 0vvvvvv $v=0 \sim 127$

②ノートオフ

このメッセージは、本機にとっては意味を持ちませんが、ノートオン・メッセージの終了を判断する上で必要なメッセージです。なお、受信条件は、①のノートオン・メッセージの場合と同じです。

ステータス 1000nnnn(8nH) n=0 (チャンネル
ナンバー1)～
15(チャンネル
ナンバー16)

ノ一卜 No. 0kkkkkkk k=0(C-2) ~ 127
(G8)

ベロシティ 0VVVVVV $v = 0 \sim 127$

③プログラムチェンジ

現在選択されているバンクの MIDI チャンネルで受信可能です。

受信すると、そのバンクのプログラムチェンジ表にもとずき、任意のプログラムが呼び出されます。

ステータス 1000nnnn(CnH) n=0(チャンネル
ナンバー1)
~15(チャン
ネルナンバ
ー16)

プログラムNo. 0ppppppppp p= 0 ~ 127

SPX50D

YAMAHA [Digital Sound Processor]

Date : 4/16, 1988

Model SPX50D MIDI Implementation Chart Version : 1.0


Function ...		Recognized	Remarks
Basic Default		: 1 - 16	: memorized
Channel Changed		: 1 - 16	
Mode Default		: OMNI OFF/OMNI ON	: memorized
Messages		: x	
Altered		: x	
Note Number : True voice		: o 0 - 127	: *1
Velocity Note ON		: x	
Note OFF		: x	
After Key's		: x	
Touch Ch's		: x	
Pitch Bender		: x	
Control		: x	
Change			
Prog Change : True #		: o 0 - 127	: *2
System Exclusive		: x	
System : Song Pos		: x	
: Song Sel		: x	
Common : Tune		: x	
System : Clock		: x	
Real Time : Commands		: x	
Aux : Local ON/OFF		: x	
: All Notes OFF		: x	
Mes- : Active Sense		: x	
sages:Reset		: x	
Notes		*1 Note ON/OFF is recognized only for pitch change and trigger on. *2 For program 1 - 128, memory #1 - #100 is selected.	
Mode 1 : OMNI ON, POLY	Mode 2 : OMNI ON, MONO	o : Yes	
Mode 3 : OMNI OFF, POLY	Mode 4 : OMNI OFF, MONO	x : No	

SPX50D



CIRCUIT BOARDS (シート基板図)

AD Circuit Board



Notes)


※ Circuit Board

AD (VE981700) XE324B0

- IC
 - IC101, 102, 113 : NJM4558DV (IG001390) OP AMP.
 - IC103, 112 : M5238P (XA013001) OP. AMP.
 - IC104, 111 : TC4053BP (IG055100) MULTIPLEXER
 - IC105 : IR9311 (IG134900) COMPARTER
 - IC106 : PCM54HP (XA566001) DAC
 - IC107 : YM3901 (XC282001) ADA
 - IC201~206 : M5M4416P-12 (IG122320) RAM 64K
 - IC207 : YM3804 (IT380400) DSP
 - IC208 : YM3807 (IT380700) MOD
 - IC210 : HD63B50P (IG147300) ACIA
 - IC211 : TC5565L-12, 15 (IG148500) RAM
 - IC212 : MBM27C512 (XF035A00) OTPR
 - IC213 : SN74HC02N (IR000250) NOR
 - IC214, 220 : SN74HC74N (IR007450) D FF
 - IC215 : HD74LS266P (XA379001) EX-NOR
 - IC216 : PST518A (IG124300) RESET
 - IC217 : SN74HC14N (IR001450) INVERTER
 - IC218 : SN74HC139N (IR013950) DECODER
 - IC219 : SN74HC32N (IR003250) OR
 - IC221 : SN74HC04N (IG142250) INVERTER
 - IC222 : HD6303Y (XE386A00) CPU
 - IC224 : SN74HC245N (IR024550) TRANSCEIVER
 - IC225 : SN74HC174N (IR017450) D FF
- Photo Coupler
 - IC209 : TLP552 (IK000470)
- Transistor
 - DT201, 202 : DTC143XF (VA024600) Digital
 - Q101 : 2SC3064 F, G (VC845000) Dual
 - Q102, 301, 302 : 2SA1015 Y (IA101521)
 - Q103, 194 : 2SC2878 A, B (IX604200)
 - Q201~206, 303, 304 : 2SC1815 Y (IC181520)
- Transistor Array
 - IC223 : TD62506P (IG138700)
- Diode
 - D101~111, 201, 202 : 1SS133 (IF003450)
- Zener Diode
 - ZD301 : RD5.6EB2 5.6V (IF002140)
- Resistor Array
 - RM203, 207 : RMLS4 (HZ002870)
 - RM201~210 : RMLS8-103J (HZ004730)
 - RM211 : RMLS4-472J (VA069700)
- Semiconductive Cera. Cap.
 - 0.1μF 16V M (FZ004170)
- Ceramic Resonator
 - X201 : 4M CSA4.00MG (OU004800)
- Coil
 - L201~206 : FL5R200QNT (VB835000) 20μH
- Relay
 - RY301 : DC RZ-12 12V (KC001300)
- Lithium Battery
 - CR2032-P5-2 (VB436900)


Components side (部品側)

- **FP Circuit Board**



FP1/4

Components side (部品側)

△ SW401	MEMORY SW403	STORE SW405	COMPARE SW407	INSERT SW409	UTILITY SW411	TRIGGER SW413
▽ SW402	PARAM- ETER SW404	RECALL SW406	REV/DLY Group SW408	MOD. OTHERS SW410	DIST. Group SW412	BYPASS SW414

FP2/4


Components Side (部品側)

**FP3/4**

Components side (部品側)

0	LED409	LED408
3	LED410	
6	LED411	
10	LED412	
15	LED413	
20	LED414	
30	LED415	

MEMORY

FP4/4

Components side (部品側)


Notes)

※ Circuit Board

FP (VE981900) XE325B0

1. IC
IC401 : IR2E19 (IG136600) LED DRIVER
2. Diode
1SS133 (IF003450)
3. LED
LED401~407 : LN242RP RED (VA262300) SW indicators
LED408 : LN524RKS (VA026000) MEMORY display
LED409~415 : SX-25K (VA902500) Meter
4. Variable Resistor
A10K EWH-14A- (VA757600) INPUT LEVEL
5. Push Switch
KHH10908 (KA907030)

- **PW Circuit Board**



POWER

Components side (部品側)

Notes)

※ Circuit Board

PW (VE985200) XE326B0 J, U, C
PW (VF063400) XE326B0 H, D

- | | |
|------------------------------|---------------------------------|
| 1. IC | NJM7805FA (XC719001) 5V |
| IC501 : | NJM7812FA (XC720001) 12V |
| IC502 : | NJM7912FA (XC721001) -12V |
| IC503 : | |
| 2. Diode | S2VB20 2A 200V (IH001120) Stack |
| D503~505 : | 10E-1 (IH000590) |
| 3. Semiconductive Cera. Cap. | 0.1 μ F 16V M (FZ004170) |
| 4. Coil | PLA3021A (GD900760) |
| 5. Push Switch | ESB-8213A (KA803610) POWER |

3NA-VE89190 $\triangle_3$: FP
3NA-VE89520-82 $\triangle_1$: PW

DIGITAL SOUND PROCESSOR


SPX50D

PARTS LIST

Notes DESTINATION ABBREVIATIONS

J : Japanese model	A : Australian model
U : U.S.A. model	E : European model
C : Canadian model	D : West German model
X : General model	B : British model
M : South African model	I : Indonesian model
H : North European model	

■ OVERALL ASSEMBLY (総組立)



Ref. No.	Part No.	Description	部品名	Remarks	ランク
1	VF055000	Top Cover	トップカバー		08
2	VF058700	Front Panel	フロントパネル		10
3	VF054600	Rear Panel	リアパネル	J	06
3	VF055100	Rear Panel	リアパネル	U.C	06
3	VF055800	Rear Panel	リアパネル	H.D	06
4	VF246900	Side Frame	サイドフレーム		04
5	VF247000	Side Frame	サイドフレーム		04
6	VF054900	Bottom Cover	ボトムカバー		06
7	CB037120	Foot	スベリ座		01
8	VF059700	Sub Chassis	サブシャーシ		05
9	VF247100	Stay	ステー		03
10	VA803700	Switch Panel	スイッチパネル		02
11	VF058800	Meter Cover	メーターカバー		06
12	LB301910	Angle Bracket,U	U字金具	HLJ0999-01-480	01
13	LB302220	Angle Bracket,T	T字金具	HLJ0999-01-490	01
14	VA029300	Knob	ノブ		01
15	AA805820	Spacer	スペーサー		01
16	VE624200	Rod	ロッド		03
17	VF065800	Angle Bracket	サブ金具		03
18	CB812380	Push Button	プッシュボタン		01
19	VD164800	Key Top	ノブトッブキヤップ	↑	01
19	VD163300	Key Top	ノブトッブキヤップ	↓	01
19	VD379800	Key Top	ノブトッブキヤップ	MEMORY	01
19	VD377400	Key Top	ノブトッブキヤップ	PARAMETER	01
19	VD379900	Key Top	ノブトッブキヤップ	STORE	01
19	VD758600	Key Top	ノブトッブキヤップ	RECALL	01
19	VF084200	Key Top	ノブトッブキヤップ	COMPARE	
19	VF084300	Key Top	ノブトッブキヤップ	REV/DLY Group	
19	VF084400	Key Top	ノブトッブキヤップ	INSERT	
19	VF084500	Key Top	ノブトッブキヤップ	MOD. OTHERS	
19	VD380400	Key Top	ノブトッブキヤップ	UTILITY	01
19	VF084700	Key Top	ノブトッブキヤップ	DIST. Group	
19	VF084800	Key Top	ノブトッブキヤップ	TRIGGER	
19	VF084900	Key Top	ノブトッブキヤップ	BYPASS	
20	VF083900	Escutcheon	(6) SWエスカッション		
21	VF065000	Escutcheon	(W) SWエスカッション		
22	VF452600	Escutcheon	(L) SWエスカッション	POWER SW	02
23	VF065400	LCD Assembly	16X2 LCD ASS'Y		17
24	VE981700	Circuit Board	AD シート		52
25	VE981900	Circuit Board	FP シート		16
25-1		Circuit Board	FP 1/4		
25-2		Circuit Board	FP 2/4		
25-3		Circuit Board	FP 3/4		
25-4		Circuit Board	FP 4/4		
26	VE985200	Circuit Board	PW シート	J,U,C	12
26	VF063400	Circuit Board	PW シート	H.D	12
27	VF401400	Isolation Sheet	絶縁シート		02
28	VA061700	LED Cover	LEDカバー		02
29	VF438900	Shield Plate	シールド板		01
30	VD279200	AC Cord	7A 2.5M 電源コード	J	04
30	VD654200	AC Cord	10A 2.44M 電源コード	U,C	05
30	VD279800	AC Cord	6A 2.5M 電源コード	H.D	08
31	VD705000	Cord Strain Relief	コードストッパー	U,C	02
31	CB032840	Cord Strain Relief	コードストッパー	H.D	01
32	XE600A00	Power Transformer	電源トランス	J	09
32	XE601A00	Power Transformer	電源トランス	U,C	09
32	XE602A00	Power Transformer	電源トランス	H,D	09
33	VC362700	Ferrite Core	FR25/15/12-1400 フェライトコア		04
34	ES200180	Hexagonal Nut	7.0 ZMC2BL 特殊六角ナット		01
35	LX200060	Hexagonal Nut	9.0 FNM33G 特殊六角ナット		01
36	EV413036	Toothed Lock Washer	A3 FCH3BL 歯付座金内歯型		01
37	EV303308	Spring Washer	3 ZMC2Y スプリングワッシャー		01
38	ED330086	Bind Head Screw	3.0X8 FCH3BL バインド小ネジ		01
39	ED340086	Bind Head Screw	4.0X6 FCH3BL バインド小ネジ		01
40	ED030086	Bind Head Screw	3.0X8 ZMC2Y バインド小ネジ		01
41	EA326056	Pan Head Screw	2.6X5 FCH3BL ナベ小ネジ		01

*New Part (NR)

ランク : Japan only